【作者：方圆；源自：半导体产业纵横《HBM与先进封装：AI算力革命的隐形赛点》2025.04】

AI算力需求引爆硬件革命。

人工智能大模型的爆发式发展正重塑全球半导体产业格局。从训练千亿参数的Transformer模型到实时推理的生成式AI应用，算力需求呈现指数级增长。据IDC预测，2025年中国智能算力规模将达1037.3 EFLOPS，增长43%。然而，传统“存储墙”（由于存储系统的性能限制，导致计算机整体性能无法有效提升的现象）问题成为算力提升的瓶颈：数据在存储器与处理器之间的搬运速度远低于计算速度，导致能效比低下。

在此背景下，高带宽存储器（HBM）与先进封装技术成为突破关键。HBM通过3D堆叠与硅通孔（TSV）技术，实现单颗带宽超1TB/s，较传统GDDR6提升5倍；而台积电CoWoS、英特尔EMIB等先进封装技术则通过异构集成，将CPU、GPU、NPU等芯片整合为“超级芯片”，突破单芯片面积与功耗限制。这两项技术共同构成AI算力革命的“隐形战场”，其发展不仅关乎技术路线竞争，更涉及地缘政治与产业链话语权的争夺。

01、HBM：突破存储墙的“垂直革命”

传统计算架构中，计算单元与存储单元的物理分离导致数据搬运能耗占总功耗的60%以上，形成制约算力提升的“内存墙”。以GPT-4为代表的万亿参数大模型，每次推理需调用数TB级数据，若依赖传统GDDR5内存，仅数据传输延迟就足以让算力效率腰斩。这正是英伟达在H100芯片中引入HBM3的根本动因——其带宽达到3.35TB/s，是GDDR6X的5倍，将数据搬运时间压缩至纳秒级。

自2014年首款HBM产品发布以来，HBM技术已经发展至第四代改进型，分别是HBM（第一代）、HBM2（第二代）、HBM2E（第三代）、HBM3（第四代）和HBM3E（第四代改进型）。随着技术的不断进步，HBM芯片的容量从1GB升级至24GB，带宽从128GB/s提升至1.2TB/s，数据传输速率从1Gbps提高至9.2Gbps。

HBM通过3D堆叠工艺将8-12层DRAM芯片垂直集成，借助TSV（硅通孔）技术实现层间万级互联通道。以SK海力士最新量产的HBM3E为例，其采用1β nm制程与混合键合技术，单颗容量达24GB，带宽突破1TB/s，相当于在指甲盖大小的空间内构建起12车道的数据高速公路。这种突破不仅来自DRAM工艺进步，更依赖于2.5D封装中硅中介层的精密布线——台积电CoWoS技术能在1平方厘米内布置超过10万条微凸点，将处理器与内存的物理距离缩短至微米级。

AI 的蓬勃发展使得 HBM 的需求呈现爆发式增长。随着 AI 技术在云端 / 电商服务、智能制造、金融保险、智慧医疗及智能驾驶辅助等众多行业的深度渗透，AI 服务器与高端 GPU 的需求水涨船高。据 TrendForce 数据显示，预计 2023 年 AI 服务器（包含搭载 GPU、FPGA、ASIC 等）出货量近 120 万台，同比增长 38.4%，占整体服务器出货量近 9%，至 2026 年占比将提升至 15%，2022-2026 年 AI 服务器出货量年复合增长率达 22%。在 AI 服务器中，HBM 成为关键标配，特别是在训练侧，AI 服务器基本需要采用中高端 GPU，如英伟达A100/H100 等，HBM 的渗透率接近 100%。推理侧随着 AIGC 模型逐渐复杂化，采用中高端 GPU 并搭载 HBM 也成为必然趋势。

当HBM与GPU通过先进封装实现异质集成，算力密度的衡量标准已从单纯的晶体管数量转向“每瓦特带宽”。英伟达H200的案例极具代表性：尽管其GPU架构与H100相同，但通过搭载HBM3E使LLM推理速度提升1.9倍，这证明在AI时代，“内存带宽×能效比”的组合正成为比浮点运算峰值更关键的指标。

全球 HBM 市场呈现高度集中态势，2022 年三大原厂 HBM 市占率分别为 SK 海力士 50%、三星约 40%、美光约 10%。SK 海力士凭借先发优势，为英伟达提供 HBM3，目前在市场份额上保持领先。不过，2024 年三星开始扩大对英伟达的 HBM3 供应，美光也成功批量生产 HBM3E，未来三星和美光有望逐步扩大在 HBM 市场的份额。为了满足市场对 HBM 的旺盛需求，各大存储芯片大厂纷纷加大产能扩张力度。SK 海力士正在扩大其在清州 M15X 工厂的 HBM 产能，投资额超过 20 万亿韩元（约合 146 亿美元），计划于 2025 年 11 月完工；此外，有消息人士透露，三星正在建立一条 HBM4 专用生产线，处于 “试生产” 阶段。据韩联社报道，三星计划在现有封装设施的基础上兴建服务于 HBM 内存的半导体封装工厂；美光正在美国建设 HBM 测试产线与量产线，且其首次考虑在马来西亚生产 HBM，维吉尼亚州 Dominion Fab6 可能扩建供应 HBM 前段。

02、先进封装：从“单一芯片”到“系统级整合”

先进封装技术在AI 算力提升中同样扮演着不可或缺的角色。随着摩尔定律逐渐放缓，通过传统制程升级来提高晶体密度的方式，其性价比越来越低，且面临着量子隧穿效应等诸多技术难题，研发成本大幅增加，良率却难以保证。在这样的背景下，先进封装技术应运而生，成为提升芯片性能的新路径。

先进封装与传统封装有着本质区别。传统封装主要功能是为半导体芯片提供电气连接，并保护芯片免受外界元件影响，其电路连接主要依赖引线框架，这种方式生产工艺相对简单、成本较低，但封装后的芯片尺寸较大，芯片管脚数量受限，在以人工智能、高性能计算为代表的新需求面前逐渐力不从心。而先进封装则以提高连接密度、提高系统集成度与小型化为主要方向，电路连接主要通过凸块（Bump）完成，整个体系涵盖倒装焊（Flip Chip）、晶圆级封装（WLP）、扇入 / 扇出、2.5D 封装（Interposer）、3D 封装（TSV）、混合键合、Chiplet 等一系列先进技术与理念。先进封装能够大幅提高芯片集成度，缩短芯片之间的互连长度，增加 I/O 数量，提升散热性能，实现系统重构，同时提高加工效率和设计效率。

以 AI 训练芯片为例，高带宽内存（HBM）需要通过逻辑芯片和多层的 DRAM 堆叠来实现高速数据传输，其中 HBM 内部的 DRAM 堆叠属于 3D 封装，而 HBM 与芯片其他部分合封于硅中介层上属于 2.5D 封装。2.5D/3D 封装技术凭借能够打破 “内存墙” 制约的优势，成为 AI 及高性能计算需求下的主流方案。2.5D 封装是将芯片堆叠于中间层之上或透过硅桥连结芯片，以水平堆叠方式，主要应用于拼接逻辑运算芯片和高带宽存储器；3D 封装则是垂直堆叠芯片的技术，主要面向高效能逻辑芯片、SoC 制造。

台积电的 CoWoS（Chip on Wafer on Substrate）技术是 2.5D/3D 封装技术的典型代表，它将芯片堆叠起来再封装于基板上，减少了芯片空间，降低了功耗和成本，实现了多个芯片在一个封装中的高度集成，提高了信号传输速度和可靠性，具备高性价比优势。目前，全球绝大部分 AI 芯片厂商均采用了 CoWoS 先进封装，这也导致台积电 CoWoS 产能持续吃紧。

根据市场调研机构 Yole 数据预测，全球先进封装市场规模将由 2022 年的 443 亿美元增长到 2028 年的 786 亿美元，年复合成长率为 10.6%，增速远高于传统封装。在竞争格局方面，台积电凭借在先进制程积累的技术优势，成为全球先进封装领域的龙头企业。其推出的 3DFabric，搭载了完备的 3D 硅堆栈和先进的封装技术，英伟达、AMD 等全球 AI 芯片龙头均采用台积电的先进封装技术。

三星、英特尔、日月光等企业在先进封装领域也有深厚的技术积累和市场份额。国内厂商也在奋起直追，长电科技、通富微电均具备 CoWoS 先进封装能力，长电先进 XDFOI 2.5D 试验线已建设完成并进入稳定量产阶段，同步实现国际客户 4nm 节点多芯片系统集成封装产品出货；通富微电与全球 AI 芯片龙头 AMD 深入合作布局 CoWoS 产品；盛合精微虽然起步较晚，但进展迅速，目前已经可以提供基于硅通孔（TSV）载板、扇出型和大尺寸基板等多个不同平台的多芯片高性能集成封装一站式量产服务，满足人工智能、数据中心、智能手机领域需求。

先进封装工艺的升级，带动了半导体设备及材料需求的持续增长。先进封装涉及光刻、刻蚀、沉积、抛光等多种工艺，对应设备材料需求从传统的封装设备材料扩展至前道晶圆制造用的设备材料。设备端包括光刻机、刻蚀、薄膜沉积设备等；材料端涵盖电镀液及添加剂、抛光液、功能性湿电子化学品、光刻胶、临时键合胶、靶材等。目前，先进封装设备的国产替代正在全面推进，在固晶机、封装光刻机、刻蚀、薄膜沉积设备、键合设备、CMP、减薄设备等多个领域，国内企业均取得了不同程度的突破。材料方面，虽然高端封装基板、环氧塑封料、PSPI 光刻胶、临时键合胶等品类国产化程度较低，但国内企业也在积极布局，部分产品已进入客户验证或小批量试产阶段。

先进封装技术通过异构集成与微缩互连，重构芯片设计范式。台积电CoWoS技术采用硅中介层（Interposer）连接多个芯片，实现2.5D封装，英伟达H100 GPU即通过此技术集成HBM3，带宽达3 TB/s。英特尔EMIB技术则通过嵌入式硅桥连接不同制程的芯片，支持Chiplet架构，AMD MI300芯片借此将CPU、GPU与HBM集成，算力密度提升3倍。

台积电2024年CoWoS月产能突破4万片，仍无法满足需求——仅英伟达B100芯片就预定60%产能。三星投资200亿美元建设"封装巨城"，其H-Cube技术可封装1200mm超大型中介层，是传统方案的3倍。这场竞赛背后是惊人的资本消耗：单条CoWoS产线投资超30亿美元，相当于3座传统封测厂的投入。

封装环节价值占比从28nm时代的7%飙升至3nm时代的25%，台积电凭借CoWoS技术将封测毛利率拉升至52%，倒逼传统封测巨头日月光转型先进封装。更深远的影响在于产业链主导权转移——芯片设计企业必须提前18个月与台积电协调封装方案，AMD MI300X因封装资源不足被迫延迟量产。

03、隐形赛点的深层博弈

HBM 与先进封装技术并非孤立存在，而是相辅相成、协同共进，共同为 AI 算力的提升贡献力量。HBM 解决了内存带宽和容量的瓶颈问题，使得处理器能够快速获取和处理大量数据，而先进封装技术则通过优化芯片间的连接和集成方式，进一步提升了数据传输效率和系统性能。

在 AI 服务器中，HBM 与 AI 芯片通过先进封装技术实现了紧密结合，极大地提高了系统的整体性能。例如，通过 2.5D/3D 封装技术将 HBM 与 GPU 封装在一起，缩短了数据传输路径，减少了信号延迟，使得 GPU 能够更高效地调用 HBM 中的数据，从而加速 AI 计算过程。这种协同效应在 AI 训练和推理中表现得尤为明显，能够显著提升模型训练速度和推理的准确性。

从产业链角度来看，HBM 与先进封装的发展也带动了上下游产业的协同发展。上游的半导体设备和材料企业，如应用材料、东京电子、北方华创、中微公司等，需要不断研发和生产更先进的设备和材料，以满足 HBM 和先进封装的工艺要求；中游的芯片设计和制造企业，如英伟达、AMD、三星、台积电等，通过采用 HBM 和先进封装技术，推出更具竞争力的产品；下游的 AI 应用企业，如谷歌、微软、百度、阿里巴巴等，能够利用这些高性能的芯片和内存，开发出更强大、更智能的 AI 应用。

在这场 AI 算力革命的隐形战场中，HBM 与先进封装技术无疑是最为关键的力量。它们的发展不仅将推动 AI 技术迈向新的高度，还将深刻影响整个半导体产业的格局。对于企业来说，抓住 HBM 与先进封装技术带来的机遇，加大研发投入，提升技术实力和市场竞争力，是在未来科技竞争中取得优势的关键。